QR拓扑，原边主MOS Vds 没有加电容（基于无EMI要求和降成本），满载的时候无法开机，降了负载之后可以开机，降负载开机后测试Vds波形，发现谷底波形数量不一样多，最后给Vds加了100PF的电容后正常，这是什么原因。

谷底检测失灵，加了电容后降低了频率，落入芯片解析精度范围，与其这样不如（提高原边感量）直接降低PWM频率。

有道理 可以省一个电容
主要是提高效率
为啥呀
因为电容会储能，开关的时候要释能，这一翻倒腾能量就浪费掉变成热，引起效率下降。

谢谢理解了一点。

但是电感加大，电感也是储存能量，会不会也发热了？但是我想了想，电感量加大是和结电容以及反射的次级电容以及变压器的层间电容谐振，我们要的是这个频率的降低并且落在检测范围以内，为什么电感加大就不会像电容加大那样消耗功率是因为能量虽然储存在电感里面虽然没有释放出来，我们最终开通是检测谷底的。

电容释能是靠MOS内阻发热，电感释能是靠副边续流向负载释能。

OK 明白了
看一下Vcc,FB脚的波形
速度！！！器件的反应速度。

点击访问更多RS1580电感产品