请教大家一个问题如果设计一个开环固定频率的半桥LLC既然开环就不需要考虑LLC的调整率问题那是不是谐振电感取值越大越好？当然是电感磁损可以接受的前提下 不是，你的谐振频率跟你的谐振电感有关系，需要确定谐振频率，这样你的谐振电容和谐振电感就确定了，并不是可以无穷大。

谐振频率确定之后，可以通过调整谐振电感和谐振电容来匹配谐振频率也就是说我可以把谐振电感取得很大，只要把谐振电容取得很小就行是这样的吗？
你的谐振电容小，会导致谐振电容上的电压很高，你可能无法选择到合适耐压的电容。

这个不是太大的问题，贴片谐振电容1KV的也很常见如果不考虑耐压问题，是不是谐振电容越小，谐振电感越大越好？
你好好去看看资料吧，谐振电容是需要承受很大的纹波电流的，不是你认为的贴片电容就能胜任的。

现在不考虑电容耐压的问题，也不考虑增益的问题，你可以这么设计，但是实际设计出来的产品又有什么用呢？工程师的任务不就是合理的选取元器件嘛，你把参数往两级分化，为的是什么？
我现在只是想知道理论上是不是这样，如果提高谐振电感感量减小谐振电容容值，会不会对效率有提高？实际应用再说吧，我想先搞清楚理论上的问题
理论就是开关频率工作在谐振点上，这个时候效率是最优的。

在满足增益的情况下，提高谐振电感量会增加效率，但是会有其他的弊端，比如谐振电容的电压就增大了，你需要选取更高的电容耐压，这些都是需要取舍的。

请教，为啥满载开关频率在谐振点的情况下，提高谐振电感感量能提高效率呢？
因为回路阻抗增大，电流有效值减小。

提高电感量相应的就应该减小电容量，需要保证开关频率工作在谐振点上。

了解，非常感谢我现在在做一个400K左右的LLC模块，但是发现频率超过300K之后MOS功耗就开始上来了，很奇怪明明都是软开关为啥MOS会损耗这么大
你测试一下MOS管波形吧，我怀疑你应该是硬开关了，频率高了之后，有可能会导致VDS电容电压放电不及时，导致硬开关，看看MOS的VGS和VDS的波形。

你好，测试了MOS电压和电流，因为我死区搞得比较大（240ns）所以没有硬开关

点击访问更多RS1580电感产品